在硅基工艺逼近极限的节点上，叉型片晶体管（Fork‑Gate FET）凭借其独特的“Y”形栅极布局，悄然打开了亚纳米尺度的突破口。与传统环形栅（GAA）相比，它在同等栅长下实现了约15%更高的驱动电流，同时保持了不高于0.8 V的栅电压，这在功耗敏感的AI加速器里尤为关键。
技术原理剖析
叉型片的核心是将单一栅极分裂成两条相互交叉的细臂，每条臂均覆盖在同一硅通道的不同侧壁上。这样一来，电子在通道内的迁移路径被强制沿两条臂交叉的方向展开，等效于把通道宽度在纳米级别上“翻倍”。实验室测得的迁移率提升约0.3 cm²/V·s，足以抵消因制程缩小带来的散射增大。
性能突破实例
- 在1 nm节点的基准芯片上，引入叉型片后，同等功耗下算力提升约18%，对应的TOPS/W从12提升至14.2。
- 针对移动端SoC，峰值功耗下降约0.6 W，意味着一部配备新一代AI处理单元的手机，续航可多跑约30分钟。
- 在高性能服务器级GPU中，热设计功耗（TDP）保持在300 W的前提下，渲染帧率提升约7%，对云端渲染成本产生直接削减。
产业链与生态影响
从代工角度看，三星在2029年实现小批量试产后，台积电正通过“超级电轨”技术抢占先机。若叉型片的良率能够在5%以内提升至90%以上，AI芯片的订单将从“概念验证”转向“大规模采购”。事实上，OpenAI已与两家代工签订了为期三年的供货协议，目标是每月交付10万片以上的1 nm叉型片芯片。
“叉型片不是一场噱头，而是把亚纳米制程的能效比推向极限的关键。”——半导体工艺专家刘宏星
如果说晶体管的形状是芯片的骨骼，那么叉型片就是在这骨骼上雕刻出的细微纹理。它让在同样硅片面积上，能够塞进更多的计算单元，也让散热路径更为分散。于是，下一代的边缘计算设备或许不再需要庞大的散热片，而是直接把芯片贴在金属外壳上，热量自然流走。设计师们已经在CAD中预留了“叉型槽”，以便在布局阶段就考虑到电流的交叉路径。这场技术革命的真正高潮，